Архитектура двойной независимой шины Эта архитектура (Dual Independent Bus — DIB) впервые была реализована в процессоре шестого поколения и предназначалась для увеличения пропускной способности шины про- цессора и повышения производительности. При наличии двух независимых шин данных для ввода-вывода процессор получает доступ к данным с любой из них одновременно и парал- лельно, а не последовательно, как в системе с одной шиной. Вторая, или фоновая (backside), входная шина процессора с DIB применяется кэш-памятью второго уровня, поэтому она мо- жет работать значительно быстрее, чем в том случае, если бы ей пришлось использовать (совместно с процессором) основную шину. В архитектуре DIB предусмотрено две шины: шина кэш-памяти второго уровня и шина, соединяющая процессор и основную память (FSB). Процессоры Pentium Pro, Celeron, Pen- tium П/П1/4, Athlon и Duron могут использовать обе шины одновременно, благодаря чему снижается критичность такого параметра, как пропускная способность шины. Благодаря ар- хитектуре двойной шины кэш-память второго уровня более современных процессоров может работать на полной скорости в ядре процессора на независимой шине, используя при этом основную шину центрального процессора (FSB) для обработки текущих данных, поступаю- ших на микросхему и отправляемых ею. Шины работают с разной тактовой частотой. Шина FSB, или главная шина центрального процессора, соединена с системной платой, а шина кэш- памяти второго уровня — непосредственно с ядром процессора. При увеличении рабочей час- тоты процессора увеличивается тактовая частота кэш-памяти второго уровня. Для реализации архитектуры D1B кэш-память второго уровня перемещена с системной платы в один корпус с процессором, что позволило приблизить быстродействие кэш-памяти второго уровня к быстродействию встроенной кэш-памяти, которое значительно превосходит быстродействие памяти, помещаемой на системную плату. Чтобы поместить кэш в корпус процессора, понадобилось модифицировать гнездо процессора. Архитектура DIB также позволяет системной шине выполнять одновременно несколько тран- закций (а не одну последовательность транзакций), благодаря чему ускоряется поток информации внутри системы и повышается эффективность. Все средства D1B повышают пропускную способ- ность почти в три раза по сравнению с процессором, имеющим архитектуру одиночной шины.